# (19) 世界知的所有権機関 国際事務局



# 

# (43) 国際公開日 2003 年3 月6 日 (06.03.2003)

# **PCT**

# (10) 国際公開番号 WO 03/019663 A1

(51) 国際特許分類7: H01L 27/11, 27/108, 21/8244, 21/8242

(21) 国際出願番号:

PCT/JP02/05613

(22) 国際出願日:

2002年6月6日(06.06.2002)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ: 特願2001-255202

2001年8月24日(24.08.2001) JP

(71) 出願人 /米国を除く全ての指定国について): 株式会社 日立製作所 (HITACHI, LTD.) [JP/JP]; 〒101-8010 東京都 千代田区 神田駿河台四丁目 6番地 Tokyo (JP).

(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 橋本 剛

(HASHIMOTO,Takeshi) [JP/JP]; 〒198-8512 東京都青梅市新町六丁目16番地の3 株式会社日立製作所 デバイス開発センタ内 Tokyo (JP). 岩井 秀俊 (IWAI,Hidetoshi) [JP/JP]; 〒198-8512 東京都青梅市新町六丁目16番地の3 株式会社日立製作所デバイス開発センタ内 Tokyo (JP).

(74) 代理人: 筒井 大和 (TSUTSUI, Yamato); 〒160-0023 東京都 新宿区 西新宿 8 丁目 1 番 1 号 アゼリアビル 3 階 筒井国際特許事務所 Tokyo (JP).

(81) 指定国 (国内): CN, KR, SG, US.

(84) 指定国 *(*広域): ヨーロッパ特許 (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).


添付公開書類:

-- 国際調査報告書

[続葉有]

(54) Title: SEMICONDUCTOR STORAGE AND ITS MANUFACTURING METHOD

(54) 発明の名称: 半導体記憶装置およびその製造方法



(57) Abstract: A memory cell of an SRAM is composed of a transfer MISFET, a drive MISFET, and a load MISFET fabricated over the drive MISFET. The load MISFET has a vertical structure where a gate electrode (23) is disposed over the side face of a multilayer structure (P) extending perpendicularly to a major surface of a semiconductor substrate (1), with a gate insulating film (22) interposed between the gate electrode (23) and the multilayer structure (P). The multilayer structure (P) is composed of polycrystalline silicon films: a lower semiconductor layer (13), an intermediate semiconductor layer (14), and an upper semiconductor layer (15) in order from below.

WO 03/019

[続葉有]

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

(57) 要約:

SRAMのメモリセルは、転送用MISFET、駆動用MISFETおよび負荷用MISFETで構成されており、負荷用MISFETは、駆動用MISFE Tの上部に形成されている。負荷用MISFETは、半導体基板(1)の主面に垂直な方向に延在する積層構造体(P)の側面にゲート絶縁膜(2 2)を介してゲート電極(2 3)を配置した縦型構造を有している。この積層構造体(P)は、多結晶シリコン膜で構成され、下層から順に下層半導体層(1 3)、中間半導体層(1 4)および上層半導体層(1 5)を積層した構成になっている。

#### 明細書

半導体記憶装置およびその製造方法

# 5 技術分野

本発明は、半導体記憶装置およびその製造技術に関し、特に、メモリセルを構成するMISトランジスタの一部を立体構造型のMISFETで構成した半導体記憶装置に適用して有効な技術に関する。

#### 10 背景技術

15

20

25

汎用の大容量半導体記憶装置の一種であるSRAM (Static Random Access Memory) は、一般に4個のnチャネル型MISFETと2個のpチャネル型MISFETと2個のpチャネル型MISFETとでメモリセルを構成している。しかし、この種のいわゆる完全CMOS型SRAMは、半導体基板の主面に6個のMISFETを平面的に配置するので、メモリセルサイズの縮小が困難である。

そこで、例えば特開平8-88328号公報や、特開平5-206394号公報に記載されているように、メモリセルを構成するMISFETの一部を縦型構造のMISFETで構成することによって、メモリセルサイズの縮小を図る技術が提案されている。しかし、これらの公報に記載された縦型構造のMISFETは、本願発明による縦型構造のMISFETとは構造が異なっている。

# 発明の開示

メモリセルのサイズは、メモリセルを構成するトランジスタの数によって律速される。例えば前述した4個のnチャネル型MISFETと2個のpチャネル型MISFETを半導体基板上に並べて配置する完全CMOS型SRAMの場合は、トランジスタ6個分のスペースを必要する。また、この完全CMOS型SRAMは、nチャネル型MISFETとpチャネル型MISFETとを分離するウエル分離領域が必要となるので、メモリセルサイズを縮小しようとすると、ラッチアップによるメモリセル特性の劣化という問題も生じる。

本発明の目的は、微細化が容易な立体構造型のメモリセルを有する半導体記憶 装置を提供することにある。

本発明の他の目的は、SRAMのメモリセルサイズを縮小することのできる技術を提供することにある。

5 本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添 付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、 以下の通りである。

本発明のSRAMは、メモリセルを構成する一対の転送用MISFET、一対の駆動用MISFET、または一対の負荷用MISFETのいずれかを、半導体基板の主面に垂直な方向に延在する積層構造体に形成されたソース、チャネル領域およびドレインと、前記積層構造体の側壁部にゲート絶縁膜を介して形成されたゲート電極とを有する縦型構造のMISFETで構成し、この縦型構造のMISFETを、前記メモリセルを構成する他のMISFETの上部に形成するものである。

#### 図面の簡単な説明

図1は、本発明の一実施の形態である半導体記憶装置のメモリセルを示す等価 回路図である。

20 図 2 は、本発明の一実施の形態である半導体記憶装置のメモリセルを示す平面 図である。

図3は、図2のA-A'線に沿った断面図である。

図4は、図2のB-B'線に沿った断面図である。

図5は、本発明の一実施の形態である半導体記憶装置の製造方法を示す平面図 25 である。

図6は、本発明の一実施の形態である半導体記憶装置の製造方法を示す断面図である。

図7は、本発明の一実施の形態である半導体記憶装置の製造方法を示す断面図 である。

図8は、本発明の一実施の形態である半導体記憶装置の製造方法を示す断面図である。

- 図9は、本発明の一実施の形態である半導体記憶装置の製造方法を示す断面図である。
- 5 図10は、本発明の一実施の形態である半導体記憶装置の製造方法を示す平面 図である。
  - 図11は、本発明の一実施の形態である半導体記憶装置の製造方法を示す断面 図である。
- 図12は、本発明の一実施の形態である半導体記憶装置の製造方法を示す断面 10 図である。
  - 図13は、本発明の一実施の形態である半導体記憶装置の製造方法を示す断面 図である。
  - 図14は、本発明の一実施の形態である半導体記憶装置の製造方法を示す断面 図である。
- 15 図15は、本発明の一実施の形態である半導体記憶装置の製造方法を示す平面 図である。
  - 図16は、本発明の一実施の形態である半導体記憶装置の製造方法を示す断面 図である。
- 図17は、本発明の一実施の形態である半導体記憶装置の製造方法を示す断面 20 図である。
  - 図18は、本発明の一実施の形態である半導体記憶装置の製造方法を示す断面 図である。
  - 図19は、本発明の一実施の形態である半導体記憶装置の製造方法を示す断面図である。
- 25 図20は、本発明の一実施の形態である半導体記憶装置の製造方法を示す平面 図である。
  - 図21は、本発明の一実施の形態である半導体記憶装置の製造方法を示す断面 図である。
    - 図22は、本発明の一実施の形態である半導体記憶装置の製造方法を示す断面

図である。

図23は、本発明の一実施の形態である半導体記憶装置の製造方法を示す断面 図である。

図24は、本発明の一実施の形態である半導体記憶装置の製造方法を示す断面 5 図である。

図25は、本発明の一実施の形態である半導体記憶装置の製造方法を示す断面 図である。

図26は、本発明の一実施の形態である半導体記憶装置の製造方法を示す断面 図である。

10 図27は、本発明の一実施の形態である半導体記憶装置の製造方法を示す平面 図である。

図28は、本発明の一実施の形態である半導体記憶装置の製造方法を示す断面 図である。

図29は、本発明の一実施の形態である半導体記憶装置の製造方法を示す断面 15 図である。

図30は、本発明の一実施の形態である半導体記憶装置の製造方法を示す断面 図である。

図31は、本発明の一実施の形態である半導体記憶装置の製造方法を示す断面 図である。

20 図32は、本発明の一実施の形態である半導体記憶装置の製造方法を示す断面図である。

図33は、本発明の一実施の形態である半導体記憶装置の製造方法を示す断面図である。

図34は、本発明の一実施の形態である半導体記憶装置の製造方法を示す平面 25 図である。

図35は、本発明の一実施の形態である半導体記憶装置の製造方法を示す断面図である。

図36は、本発明の一実施の形態である半導体記憶装置の製造方法を示す断面 図である。

図37は、本発明の一実施の形態である半導体記憶装置の製造方法を示す平面 図である。

- 図38は、本発明の一実施の形態である半導体記憶装置の製造方法を示す断面図である。
- 5 図39は、 本発明の一実施の形態である半導体記憶装置の製造方法を示す断 面図である。
  - 図40は、本発明の一実施の形態である半導体記憶装置の製造方法を示す断面 図である。
- 図41は、本発明の一実施の形態である半導体記憶装置の製造方法を示す断面 10 図である。
  - 図42は、本発明の一実施の形態である半導体記憶装置の製造方法を示す断面 図である。
  - 図43は、本発明の一実施の形態である半導体記憶装置の製造方法を示す断面 図である。
- 15 図44は、本発明の一実施の形態である半導体記憶装置の製造方法を示す平面 図である。
  - 図45は、本発明の一実施の形態である半導体記憶装置の製造方法を示す断面 図である。
- 図46は、本発明の一実施の形態である半導体記憶装置の製造方法を示す断面 20 図である。
  - 図47は、本発明の一実施の形態である半導体記憶装置の製造方法を示す平面 図である。
  - 図48は、本発明の一実施の形態である半導体記憶装置の製造方法を示す断面図である。
- 25 図49は、本発明の一実施の形態である半導体記憶装置の製造方法を示す断面 図である。
  - 図50は、従来の完全CMOS型SRAMのメモリセルを示す平面図である。
  - 図51は、本発明の他の実施の形態である半導体記憶装置のメモリセルを示す 等価回路図である。

図52は、本発明の他の実施の形態である半導体記憶装置のメモリセルを示す 等価回路図である。

図53は、本発明の他の実施の形態である半導体記憶装置のメモリセルを示す 平面図である。

5 図54は、図53のA-A'線に沿った断面図である。

図55は、図53のB-B'線に沿った断面図である。

図56は、本発明の他の実施の形態である半導体記憶装置のメモリセルを示す 等価回路図である。

図57は、本発明の他の実施の形態である半導体記憶装置のメモリセルを示す 10 等価回路図である。

図58は、本発明の他の実施の形態である半導体記憶装置のメモリセルを示す 等価回路図である。

図59は、本発明の他の実施の形態である半導体記憶装置のメモリセルを示す 等価回路図である。

15 図60は、本発明の他の実施の形態である半導体記憶装置のメモリセルを示す 概略断面図である。

図61は、本発明の他の実施の形態である半導体記憶装置のメモリセルを示す 等価回路図である。

図62は、本発明の他の実施の形態である半導体記憶装置のメモリセルを示す 20 等価回路図である。

図63は、本発明の他の実施の形態である半導体記憶装置のメモリセルを示す 等価回路図である。

図64は、本発明の他の実施の形態である半導体記憶装置のメモリセルを示す 等価回路図である。

25 図 6 5 は、本発明の他の実施の形態である半導体記憶装置のメモリセルを示す 等価回路図である。

図66は、本発明の他の実施の形態である半導体記憶装置のメモリセルを示す 等価回路図である。

図67は、本発明の他の実施の形態である半導体記憶装置のメモリセルを示す

等価回路図である。

図68は、本発明の他の実施の形態である半導体記憶装置のメモリセルを示す等価回路図である。

図69は、本発明の他の実施の形態である半導体記憶装置のメモリセルを示す 5 等価回路図である。

図70は、本発明の他の実施の形態である半導体記憶装置のメモリセルを示す 等価回路図である。

図71は、本発明の他の実施の形態である半導体記憶装置のメモリセルを示す 平面図である。

10 図72は、図71のA-A'線に沿った断面図である。

図73は、本発明の他の実施の形態である半導体記憶装置のメモリセルを示す 等価回路図である。

図74は、本発明の他の実施の形態である半導体記憶装置のメモリセルを示す 平面図である。

図76は、図74のB-B'線に沿った断面図である。

図77は、本発明の他の実施の形態である半導体記憶装置のセンスアンプ部を 示す等価回路図である。

図78は、本発明の他の実施の形態である半導体記憶装置のセンスアンプ部を 20 示す平面図である。

図79は、図78のA-A'線に沿った断面図である。

図80は、図78のB-B'線に沿った断面図である。

図81は、本発明の他の実施の形態である半導体記憶装置のセンスアンプ部の 導電層パターンを示す平面図である。

25 図82は、本発明の他の実施の形態である半導体記憶装置のセンスアンプ部の 導電層パターンを示す平面図である。

図83は、本発明の他の実施の形態である半導体記憶装置のセンスアンプ部の 導電層パターンを示す平面図である。

図84は、従来のDRAMのセンスアンプ部を示す平面図である。

# 発明を実施するための最良の形態

以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、実施形態を 説明するための全図において、同一の機能を有するものには同一の符号を付し、 その繰り返しの説明は省略する。

(実施の形態1)

図 1 は、本発明の一実施の形態である SRAMのメモリセルの等価回路図である。 SRAMのメモリセルは、一対の相補性データ線(BLT、BLB)とワード線 (WL) との交差部に配置された一対の駆動用MISFET  $(MN_3,MN_4)$ 、

10 一対の負荷用MISFET ( $MP_1$ 、 $MP_2$ ) および一対の転送用MISFET ( $MN_1$ 、 $MN_2$ ) によって構成されている。

転送用MISFET  $(MN_1, MN_2)$  および駆動用MISFET  $(MN_3, MN_4)$  はn チャネル型MISFETで構成され、負荷用MISFET  $(MP_1, MP_2)$  はp チャネル型MISFETで構成されている。すなわち、メモリセルは、4個 n チャネル型MISFET  $(MN_1 \sim MN_4)$  と n と n と n と n が n と n と n を使った完全 n CMO S型で構成されている。完全 n CMO S型メモリセルは、4個 n チャネル型MISFETと n 2 個の n が低いという特徴を備えている。

20 メモリセルを構成する上記 6 個のM I S F E T の うち、駆動用M I S F E T M  $N_3$  および負荷用M I S F E T M  $P_1$  は第 1 のインバータ I N  $V_1$  を構成し、駆動用 M I S F E T M  $P_4$  および負荷用M I S F E T M  $P_2$  は第 2 のインバータ I N  $V_2$  を構成している。これら一対のインバータ I N  $V_1$ 、 I N  $V_2$  はメモリセル内で交 差結合され、 1 ビットの情報を記憶する情報蓄積部としてのフリップフロップ回 25 路を構成している。

上記フリップフロップ回路の一方の入出力端子は、転送用 $MISFETMN_1$ のソース、ドレインの一方に接続され、もう一方の入出力端子は、転送用 $MISFETMN_2$ のソース、ドレインの一方に接続されている。転送用 $MISFETMN_1$ のソース、ドレインの他方は、データ線BLTに接続され、転送用MISFE

 $TMN_2$ のソース、ドレインの他方は、データ線BLBに接続されている。また、フリップフロップ回路の一端(2個の負荷用MISFETMP<sub>1</sub>、MP<sub>2</sub>のそれぞれのソース、ドレインの一方)は、例えば3Vの電源電圧 (Vdd)に接続され、他端(2個の駆動用MISFETMP<sub>1</sub>、MP<sub>2</sub>のそれぞれのソース、ドレインの一方)は、基準電圧 (Vss)、例えば0VのGND電圧に接続されている。図2は、上記SRAMのメモリセルを示す平面図、図3は、図2のA-A、線に沿った断面図、図4は、図2のB-B、線に沿った断面図である。

メモリセルを構成する6個のMISFETは、p型単結晶シリコンからなる半導体基板(以下、基板という)1の主面に形成されている。nチャネル型MISFETで構成される転送用MISFET( $MN_1$ 、 $MN_2$ )および駆動用MISFET( $MN_3$ 、 $MN_4$ )は、p型ウエル4の活性領域Lに形成されている。転送用MISFET( $MN_1$ 、 $MN_2$ )は、fート絶縁膜5、ワード線WLと一体に構成されたゲート電極6 a および一対のn型半導体領域7(ソース、ドレイン)を有しており、駆動用MISFET( $MN_3$ 、 $MN_4$ )は、fート絶縁膜5、ゲート電極6 b および一対のn型半導体領域7(ソース、ドレイン)を有している。ゲート絶縁膜5は、酸化シリコン膜で構成され、fート電極6 a(ワード線WL)およびゲート電極6 bは、f0の多結晶シリコン膜で構成されている。転送用MISFETMf1の一方の半導体領域7は、データ線BLTに接続され、転送用MISFETMf2の一方の半導体領域7は、データ線BLBに接続されている。

10

15

20

25

pチャネル型MISFETで構成される負荷用MISFET ( $MP_1$ 、 $MP_2$ ) は、駆動用MISFET ( $MN_3$ 、 $MN_4$ ) の上部に形成されている。負荷用MISFET ( $MP_1$ 、 $MP_2$ ) のそれぞれは、基板1の主面に垂直な方向に延在する積層構造体Pの側面にゲート絶縁膜22を介してゲート電極23を配置した縦型構造を有している。積層構造体Pは多結晶シリコン膜で構成され、下層から順に下層半導体層13、中間半導体層14および上層半導体層15を積層した構成になっている。下層半導体層13は、負荷用MISFET ( $MP_1$ 、 $MP_2$ ) のソースを構成し、その下部の局所配線11に電気的に接続されている。また、上層半導体層15は、負荷用MISFET ( $MP_1$ ,  $MP_2$ ) のドレインを構成し、その上部の電源配線18に電気的に接続されている。中間半導体層14は、負荷用M

ISFET  $(MP_1, MP_2)$  のチャネル領域を構成し、実質的に負荷用MISFET  $(MP_1, MP_2)$  の基板を構成している。

次に、上記メモリセルのより詳細な構造をその製造方法と共に説明する。なお、メモリセルの製造方法を説明する図のうち、符号A-A'を付した断面図は、前記図2のA-A'線に沿った断面に対応する図、符号B-B'を付した断面図は、前記図2のB-B'線に沿った断面に対応する図である。また、平面図には主としてメモリセルを構成する導電層を示し、導電層間を絶縁する絶縁膜の図示は省略する。

まず、図5、図6および図7に示すように、例えばp型の単結晶シリコンからなる基板1の主面の素子分離領域に素子分離溝2を形成する。素子分離溝2は、基板1の主面をエッチングして溝を形成し、続いてこの溝の内部を含む基板1上にCVD法で酸化シリコン膜3を堆積した後、溝の外部の不要な酸化シリコン膜3を化学機械研磨(Chemical Mechanical Polishing; CMP)法で研磨、除去することによって形成する。この素子分離溝2を基板1に形成することにより、素子分離溝2によって周囲を規定された領域が活性領域Lとなる。

次に、図8および図9に示すように、基板1にリン(P)をイオン注入した後、 基板1を熱処理してリンを基板1中に拡散させることによって、p型ウエル4を 形成する。続いて、基板1を湿式酸化することにより、活性領域Lの表面に酸化 シリコン膜からなるゲート絶縁膜5を形成する。

次に、図10、図11および図12に示すように、基板1上に転送用MISFET ( $MN_1$ 、 $MN_2$ ) のゲート電極6 a および駆動用MISFET ( $MN_3$ 、 $MN_4$ ) のゲート電極6 b を形成する。転送用MISFET ( $MN_1$ 、 $MN_2$ ) のゲート電極6 a は、活性領域L以外の領域でワード線WLを構成する。ゲート電極6 a (ワード線WL)およびゲート電極6 b は、基板1上にCVD法で多結晶シリコン膜を堆積し、続いてフォトレジスト膜をマスクにしたドライエッチングで多結晶シリコン膜をパターニングすることによって形成する。この多結晶シリコン膜にはその堆積時にホウ素 (B) を導入し、その導電型をp型とする。

次に、図13および図14に示すように、p型ウエル4にリン (P) またはヒ素 (As) をイオン注入することによって、n型半導体領域7を形成する。n型

半導体領域7の一部は、転送用MISFET  $(MN_1, MN_2)$  のソース、ドレインを構成し、他の一部は駆動用MISFET  $(MN_3, MN_4)$  のソース、ドレインを構成する。ここまでの工程により、n チャネル型MISFETで構成された2個の転送用MISFET  $(MN_1, MN_2)$  および2個の駆動用MISFET  $(MN_3, MN_4)$  が完成する。

次に、図15、図16および図17に示すように、基板1上にCVD法で酸化シリコン膜8を堆積した後、フォトレジスト膜をマスクにして酸化シリコン膜8の一部をドライエッチングすることにより、駆動用MISFET ( $MN_3$ 、 $MN_4$ )のそれぞれのゲート電極6 bの上部にコンタクトホール9を形成する。

- 10 次に、図18および図19に示すように、コンタクトホール9の内部にバリア メタル層10を形成する。バリアメタル層10を形成するには、例えばコンタク トホール9の内部を含む酸化シリコン膜8上にスパッタリング法またはCVD法 でTiN膜を堆積し、続いて酸化シリコン膜8の上部のTiN膜をエッチバック して除去する。
- 15 次に、図20、図21および図22に示すように、酸化シリコン膜8の上部に一対の局所配線11、11を形成する。局所配線11、11は、酸化シリコン膜8の上部にCVD法で多結晶シリコン膜を堆積し、続いてフォトレジスト膜をマスクにしたドライエッチングで多結晶シリコン膜をパターニングすることによって形成する。局所配線11、11は、後に形成されるpチャネル型負荷用MIS 20 FET  $(MP_1, MP_2)$  のソースとなるp型の下層半導体層12と電気的に接続されるので、上記多結晶シリコン膜にはその堆積時にホウ素 (B) を導入し、その導電型をp型とする。

上記一対の局所配線 11、11の一方は、コンタクトホール 9 を通じて駆動用 MISFETMN  $_3$ のドレイン(n 型半導体領域 7)および駆動用MISFET 25 MN  $_4$ のゲート電極 6 b に電気的に接続される。また、局所配線 11、11 の他 方は、コンタクトホール 9 を通じて駆動用MISFETMN  $_4$ のドレイン(n 型 半導体領域 7)および駆動用MISFETMN  $_3$ のゲート電極 6 b に電気的に接 続される。p 型多結晶シリコンからなる局所配線 11 とドレイン(n 型半導体領域 7)とは、コンタクトホール 9 の内部のバリアメタル層 10 を介して電気的に

接続されるので、両者の間にpn接合が形成されることはない。

10

次に、図23および図24に示すように、局所配線11、11の上部にCVD 法で酸化シリコン膜12を堆積した後、化学機械研磨(CMP)法を用いて酸化 シリコン膜12の表面を平坦化する。この研磨は、局所配線11をストッパに用 いて行い、局所配線11の表面が露出したときに研磨を停止する。

次に、図25および図26に示すように、酸化シリコン膜12の上部にCVD 法で3層の多結晶シリコン膜13a、14a、15aを堆積した後、多結晶シリコン膜15aの上部に窒化シリコン膜16を堆積する。多結晶シリコン膜13a、15aには高濃度のホウ素(B)を導入し、その導電型をp型とする。また、多結晶シリコン膜14aには低濃度のホウ素(B)を導入し、その導電型をp型とする。多結晶シリコン膜13a、14a、15aのホウ素濃度は、その堆積中にホウ素を含むガス(BH<sub>3</sub>)の濃度を変えることによって制御する。

次に、図27、図28および図29に示すように、フォトレジスト膜(図示せず)をマスクに用いたドライエッチングで窒化シリコン膜16と3層の多結晶シリコン膜13a、14a、15aとをパターニングする。続いて、図30および図31に示すように、酸化シリコン膜12の上部にCVD法で酸化シリコン膜17を堆積した後、化学機械研磨(CMP)法を用いて酸化シリコン膜17の表面を平坦化する。この研磨は、窒化シリコン膜16をストッパに用いて行い、窒化シリコン膜16の表面が露出したときに研磨を停止する。

- 20 次に、図32および図33に示すように、多結晶シリコン膜15aの上部の窒化シリコン膜16を熱リン酸で除去することによって多結晶シリコン膜15aの表面を露出させた後、酸化シリコン膜17の上部にCVD法で多結晶シリコン膜18aを堆積する。多結晶シリコン膜18aには、その堆積時にホウ素(B)を導入し、その導電型をp型とする。
- 25 次に、図34、図35および図36に示すように、フォトレジスト膜をマスクに用いたドライエッチングで多結晶シリコン膜18aおよびその下層の多結晶シリコン膜13a、14a、15aをパターニングする。これにより、電源配線18と、下層半導体層13、中間半導体層14、上層半導体層15からなる四角柱状の積層構造体Pが形成されると共に、積層構造体Pの対向する2側面と酸化シ

リコン膜17との間に溝19が形成される。

上記積層構造体Pの下層半導体層13は、負荷用MISFETのソースを構成し、その下部の局所配線11に電気的に接続される。また、上層半導体層15は、負荷用MISFETのドレインを構成し、その上部の電源配線18に電気的に接続される。中間半導体層14は、負荷用MISFETのチャネル領域を構成し、実質的に負荷用MISFETの基板を構成する。

次に、図37、図38および図39に示すように、フォトレジスト膜をマスクにして酸化シリコン膜17をドライエッチングすることにより、一対の局所配線11、11のそれぞれの上部にスルーホール20を形成する。

- 10 次に、図40および図41に示すように、スルーホール20の底部に露出した 局所配線11の表面にバリアメタル層21を形成する。バリアメタル層21を形 成するには、例えばスルーホール20を形成するときに使用したフォトレジスト 膜をマスクに用い、スパッタリング法またはCVD法でスルーホール20の内部 TiN膜を薄く堆積する。
- 15 次に、図42および図43に示すように、基板1を熱酸化することによって、 多結晶シリコンからなる積層構造体Pおよび電源配線18の表面に膜厚10nm 以下の薄い酸化シリコン膜からなる負荷用MISFETのゲート絶縁膜22を形成する。

次に、図44、図45および図46に示すように、負荷用MISFETのゲー20 ト電極23を形成する。ゲート電極23を形成するには、スルーホール20および溝19の内部を含む酸化シリコン膜17の上部にCVD法で多結晶シリコン膜を堆積した後、フォトレジスト膜(図示せず)をマスクに用いたドライエッチングで酸化シリコン膜17の上部の多結晶シリコン膜をパターニングする。この多結晶シリコン膜には、その堆積時にリン(P)を導入し、その導電型をn型とする。ここまでの工程により、駆動用MISFET( $MN_3$ 、 $MN_4$ )の上部に負荷用MISFET( $MP_1$ 、 $MP_2$ )が形成される。

次に、図47、図48および図49に示すように、ゲート電極23の上部にC VD法で酸化シリコン膜24を堆積した後、フォトレジスト膜(図示せず)をマ スクに用いて酸化シリコン膜24、17、12、8をドライエッチングすること

により、転送用 $MISFET(MN_1, MN_2)$ のソース、ドレインの一方(n型 半導体領域 7)の上部にコンタクトホール 25 を形成する。

その後、酸化シリコン膜24の上部に相補性データ線BLT、BLBを形成することにより、前記図2、図3および図4に示したメモリセルが完成する。相補性データ線BLT、BLBを形成するには、例えばコンタクトホール25の内部を含む酸化シリコン膜24の上部にスパッタリング法でA1合金膜、W膜などのメタル膜を堆積し、続いてフォトレジスト膜をマスクに用いたドライエッチングでメタル膜をパターニングする。

このように、本実施形態のSRAMは、駆動用MISFET (MN<sub>3</sub>、MN<sub>4</sub>)

10 の上部に負荷用MISFET (MP<sub>1</sub>、MP<sub>2</sub>)を配置し、かつ負荷用MISFE T (MP<sub>1</sub>、MP<sub>2</sub>)を縦型構造のMISFETで構成するので、メモリセルを構成するトランジスタの占有面積を小さくすることができる。

図50は、n チャネル型の転送用MISFET ( $MN_1$ 、 $MN_2$ ) および駆動用 MISFET ( $MN_3$ 、 $MN_4$ ) を p 型ウエルに形成し、p チャネル型の負荷用MISFET ( $MP_1$ 、 $MP_2$ ) を n 型ウエルに形成する従来の完全 CMOS 型 SR AMのメモリセルを示す平面図である。図50と前記図2とを比較すれば明らかなように、本実施形態のSRAMは、同一デザインルールで製造される従来の完全 CMOS 型 SRAMに比べてメモリセルサイズが大幅に縮小される。また、本実施形態のSRAMは、n 型ウエルとp 型ウエルの分離が不要となることによって、ラッチアップによるメモリ特性の劣化も防止できる。

15

20

25

上記の例では、メモリセルを構成する6個のトランジスタのうち、一対のpチャネル型負荷用MISFET ( $MP_1$ 、 $MP_2$ ) を縦型構造とした場合について説明したが、一対のnチャネル型転送用MISFET ( $MN_1$ 、 $MN_2$ ) あるいは一対のnチャネル型駆動用MISFET ( $MN_3$ 、 $MN_4$ ) を縦型構造とし、これを他のMISFETの上部に配置することも可能である。図51は、nチャネル型転送用MISFET ( $MN_1$ 、 $MN_2$ ) を縦型構造としたメモリセルの等価回路図である。

なお、一般にMISFETの上部に形成されるMISFETは、基板上に形成されたMISFETに比べて駆動能力が低下する。SRAMの場合は、駆動用M

ISFETの駆動能力を他のMISFETのそれよりも大きく設定する必要があるので、メモリセルの一部を構成するMISFETを他のMISFETの上部に形成する場合は、駆動用MISFETを基板上に形成し、駆動能力が小さくて済む負荷用MISFETまたは転送用MISFETを他のMISFETの上部に形成する方がよい。

上記の例では、完全CMOS型のメモリセルについて説明したが、一対の負荷 用MISFETをデプレッション型MISFETで構成するデプレッション負荷 型メモリセルや、負荷用MISFETに代えて多結晶シリコン抵抗を用いる高抵 抗負荷型メモリセルの場合も、一部のMISFETを縦型構造で構成することに より、メモリセルサイズの縮小が可能となる。

10

例えば図52は、デプレッション負荷型メモリセルにおいて、一対のデプレッション型負荷用 $MISFET(MP_1, MP_2)$ を縦型構造としたメモリセルの等価回路図、図53は、このメモリセルの概略平面図、図54は、図53のA-A、線に沿った断面図、図55は、図53のB-B、線に沿った断面図である。また、

- 図56は、デプレッション負荷型メモリセルにおいて、一対のnチャネル型転送用MISFET (MN₁、MN₂)を縦型構造とした場合の等価回路図である。また、図57は、高抵抗負荷型メモリセルにおいて、一対のnチャネル型駆動用MISFET (MN₃、MN₄)を縦型構造としたメモリセルの等価回路図、図58は、同じく高抵抗負荷型メモリセルにおいて、一対のnチャネル型転送用MISを正して、MN₁、MN₂)を縦型構造とした場合の等価回路図である。なお、デプレッション負荷型メモリセルや高抵抗負荷型メモリセルの場合も、トランジスタの微細化に伴う駆動能力の低下を抑制する観点からは、駆動用MISFETを基板上に形成する方がよい。すなわち、図1~図4に示すように、nチャネル型駆動用MISFET (MN₃、MN₄)を基板1に形成する方がよい。
- 図5 9および図6 0は、図5 8に示す高抵抗負荷型メモリセルの抵抗部を削除し、転送用MISFETのリーク電流を負荷代わりに用いたメモリセルの等価回路図および概略断面図である。この場合は、転送用MISFET  $(MP_1, MP_2)$  に負荷代用に機能が必要となるため、転送用MISFET  $(MP_1, MP_2)$  を、高電圧が伝達可能な縦型構造のpチャネル型MISFETで構成する。この構造

は、メモリセルを 4 個のトランジスタで構成するので、メモリセルサイズの縮小が可能である。また、この縦型構造の転送用M I S F E T ( $MP_{I}$ 、 $MP_{2}$ ) を n チャネル型駆動用M I S F E T ( $MN_{3}$ 、 $MN_{4}$ ) の上部に形成することにより、メモリセルサイズをさらに縮小することが可能である。すなわち、トランジスタの微細化に伴う電流駆動能力の低下を抑制する観点から、n チャネル型駆動用M I S F E T ( $MN_{3}$ 、 $MN_{4}$ ) は、基板 1 に形成される。

5

上記の例では、メモリセルを構成する4個または6個のトランジスタのうち、 2個のMISFETを縦型構造とする場合について説明したが、4個あるいは6 個のMISFETを縦型構造とすることも可能である。

何えば図61は、完全CMOS型メモリセルにおいて、一対のpチャネル型負荷用MISFET (MP<sub>1</sub>、MP<sub>2</sub>)と一対のnチャネル型転送用MISFET (MN<sub>1</sub>、MN<sub>2</sub>)とを縦型構造とした場合の等価回路図、図62は、同じく完全CMOS型メモリセルにおいて、一対のpチャネル型負荷用MISFET (MP<sub>1</sub>、MP<sub>2</sub>)と一対のnチャネル型駆動用MISFET (MN<sub>3</sub>、MN<sub>4</sub>)とを縦型構造とした場合の等価回路図、図63は、同じく完全CMOS型メモリセルにおいて、一対のnチャネル型転送用MISFET (MN<sub>1</sub>、MN<sub>2</sub>)と一対のnチャネル型駆動用MISFET (MN<sub>1</sub>、MN<sub>2</sub>)と一対のnチャネル型駆動用MISFET (MN<sub>3</sub>、MN<sub>4</sub>)とを縦型構造とした場合の等価回路図である。

図 6 4 は、デプレッション負荷型メモリセルにおいて、一対のデプレッション型負荷用M I S F E T  $(MP_1, MP_2)$  と一対のn チャネル型転送用M I S F E T  $(MN_1, MN_2)$  とを縦型構造とした場合の等価回路図、図 6 5 は、同じくデプレッション負荷型メモリセルにおいて、一対のデプレッション型負荷用M I S F E T  $(MP_1, MP_2)$  と一対のn チャネル型駆動用M I S F E T  $(MN_3, MN_4)$  とを縦型構造とした場合の等価回路図、図 6 6 は、同じくデプレッション負 荷型メモリセルにおいて、一対のn チャネル型転送用M I S F E T  $(MN_1, MN_2)$  と一対のn チャネル型駆動用M I S F E T  $(MN_3, MN_4)$  とを縦型構造とした場合の等価回路図である。

図67は、高抵抗負荷型メモリセルにおいて、一対のnチャネル型転送用MI SFET (MN<sub>1</sub>、MN<sub>2</sub>) と一対のnチャネル型駆動用MISFET (MN<sub>3</sub>、M

N<sub>4</sub>)とを縦型構造とした場合の等価回路図である。

図 6 8 は、完全 CMO S型メモリセルにおいて、一対の p チャネル型負荷用M I SFET ( $MP_1$ 、 $MP_2$ ) と一対の n チャネル型転送用M I SFET ( $MN_1$ 、 $MN_2$ ) と一対の n チャネル型駆動用M I SFET ( $MN_3$ 、 $MN_4$ ) とを縦型構造 とした場合の等価回路図、図 6 9 は、デプレッション負荷型メモリセルにおいて、一対のデプレッション型負荷用M I SFET ( $MP_1$ 、 $MP_2$ ) と一対の n チャネル型転送用M I SFET ( $MN_1$ 、 $MN_2$ ) と一対の n チャネル型駆動用M I SFET ( $MN_3$ 、 $MN_4$ ) とを縦型構造とした場合の等価回路図である。

(実施の形態2)

5

15

20

25

10 本実施形態は、前述した縦型構造のMISFETを使って1トランジスタ/1キャパシタ型のメモリセルを実現した例である。図70は、このメモリセルの等価回路図、図71は、メモリセルの概略平面図、図72は、図71のA-A、線に沿った断面図である。

図72に示すように、メモリセルMCは、基板1の溝30に形成された1個の容量素子Cとその上部に形成された1個の選択用MISFET(Qt)とで構成されている。選択用MISFETQsは、四角柱状にパターニングされた多結晶シリコン膜からなる積層構造体Pと、積層構造体Pの表面に形成された酸化シリコン膜からなるゲート絶縁膜31と、積層構造体Pの側壁および上部に形成された多結晶シリコン膜からなるゲート電極32(ワード線WL)とによって構成されている。すなわち、選択用MISFETQsは、縦型構造で構成されている。

積層構造体Pは、選択用MISFETQsのソースを構成する下層半導体層33、チャネル形成領域を構成する中間半導体層34、およびドレインを構成する上層半導体層35をこの順に積層した構成になっている。下層半導体層33および上層半導体層35は、高不純物濃度のリン(P)が導入された多結晶シリコン膜からなり、中間半導体層34は、極めて低濃度のリン(P)が導入された多結晶シリコン膜からなる。上層半導体層35(ドレイン)の上部には、その上部に形成されたn型の多結晶シリコン膜からなるビット線BLが接続されている。

下層半導体層33と中間半導体層34との間、および上層半導体層35と中間 半導体層34との間には、トンネル絶縁膜36が形成されている。下層半導体層

33 (ソース) と上層半導体層35 (ドレイン) との間にはチャネル電流が流れるため、これらのトンネル絶縁膜36は、薄い膜厚で形成する必要がある。トンネル絶縁膜36は、例えばCVD法で堆積した膜厚2nm~3nm程度の窒化シリコン膜などで構成する。トンネル絶縁膜36は、製造工程の途中の熱処理などによって、下層半導体層33や上層半導体層35の不純物(リン)が低不純物濃度の中間半導体層34に拡散するのを防止するストッパとして機能ので、メモリセルのリーク電流を抑制し、情報の保持特性を向上させることができる。

図示は省略するが、中間半導体層34の中途部にトンネル絶縁膜36を設けてもよい。中間半導体層34の中途部に設けたトンネル絶縁膜36は、オフ状態にある選択用MISFETQtの中間半導体層34で発生したキャリア(電子または正孔)が電流となってソース、ドレイン間を流れないようにするストッパとして機能する。すなわち、このトンネル絶縁膜36は、選択用MISFETQtのオフ電流を小さく抑えるのに有効である。中間半導体層34の中途部に設けるトンネル絶縁膜36は1層に限らず、多層にすることもできる。

# 15 (実施の形態3)

10

25

図73は、本実施形態のメモリセルの等価回路図、図74は、このメモリセルの概略平面図、図75は、図74のA-A、線に沿った断面図、図76は、図74OB-B、線に沿った断面図である。

本実施形態のメモリセルは、1個の読み出し用MISFET(Qr)と1個の 20 書き込み用MISFET(Qw)とで構成され、読み出し用MISFETQrの ゲート電極を蓄積ノードとして使用する。

読み出し用MISFETQrは、p型の基板1に形成されたn型の半導体領域41(ソース、ドレイン)、基板1の表面に形成されたゲート絶縁膜42、ゲート絶縁膜42の上部に形成されたn型多結晶シリコン膜からなるゲート電極43によって構成されている。読み出し用MISFETQrの半導体領域41(ソース、ドレイン)の一方には、n型の多結晶シリコン膜からなるデータ線DLが電気的に接続されている。

書き込み用MISFETQwは、読み出し用MISFETQrの上部に形成された多結晶シリコン膜からなる積層構造体Pと、積層構造体Pの表面に形成され

た酸化シリコン膜からなるゲート絶縁膜44と、積層構造体Pの側壁および上部 に形成された多結晶シリコン膜からなるゲート電極45 (ワード線WL) とによ って構成されている。すなわち、書き込み用MISFETQwは、縦型構造で構 成されている。

5 積層構造体Pは、書き込み用MISFETQwのソースを構成する下層半導体層46、チャネル形成領域を構成する中間半導体層47、およびドレインを構成する上層半導体層48をこの順に積層した構成になっている。下層半導体層46 および上層半導体層48は、高不純物濃度のリン(P)が導入された多結晶シリコン膜からなり、中間半導体層47は、極めて低濃度のリン(P)が導入されたりままで、多結晶シリコン膜からなる。下層半導体層46と中間半導体層47との間、および上層半導体層48と中間半導体層47との間には、トンネル絶縁膜49が形成されている。上層半導体層47(ドレイン)には、前述したデータ線DLが電気的に接続されている。

本実施形態によれば、読み出し用MISFETQrの上部に縦型構造の書き込 15 み用MISFETQwを形成することにより、2トランジスタ型メモリセルのセ ルサイズを大幅に縮小することができる。

(実施の形態4)

25

. ,

図77は、本実施形態のDRAMのセンスアンプ部とメモリアレイの一部とを示す等価回路図、図78は、図77に対応する領域の概略平面図、図79は、図 78のA-A'線に沿った断面図、図80は、図78のB-B'線に沿った断面 図である。

本実施形態のDRAMは、センスアンプ部SAを構成するMISFETの一部(図78のメッシュパターンで示したMISFET)を縦型構造のMISFETで構成している。また、メモリアレイに形成されたメモリセルも縦型構造のMISFETで構成されている。すなわち、メモリセルは、前記実施の形態2のメモリセルと同様、基板1内に形成された1個の容量素子とその上部に形成された1個の縦型構造の選択用MISFETとで構成されている。

図81~図83は、メモリセルとセンスアンプを構成する複数の導電層パターンを示す平面図である。各図の中央部はセンスアンプ部SA、その両側はこのセ

ンスアンプ部SAに接続されたメモリセルを示している。

図81は、活性領域Lのパターンを示す平面図である。図82は、第1層目の多結晶シリコン膜50A、50Bのパターンを示す平面図である。多結晶シリコン膜50Aは、基板に形成されるMISFETのゲート電極を構成し、多結晶シリコン膜50Bは、縦型構造のMISFETと他の導電層とを接続する配線を示している。図83は、縦型構造のMISFETを構成する積層構造体Pのパターンとその上部に形成されるビット線BLにパターンを示す平面図である。

図84は、基板上に形成したnチャネル型MISFETとpチャネルMISFETとで構成した従来のセンスアンプ部SAの導電層パターンを示す平面図である。図84と前記図78とを比較すれば明らかなように、本実施形態のセンスアンプ部SAは、同一デザインルールで製造される従来構造のセンスアンプ部SAに比べてそのサイズが大幅に縮小される。

以上、本発明者によってなされた発明を前記実施の形態に基づき具体的に説明 したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱し ない範囲で種々変更可能であることは言うまでもない。

# 産業上の利用可能性

5

15

SRAMのメモリセルを構成するMISFETの一部を縦型構造のMISFE Tで構成することにより、メモリセルサイズを縮小することができる。また。縦 20 型構造のMISFETを他のMISFETの上部に形成することにより、メモリ セルサイズを大幅に縮小することができる。

#### 請求の範囲

1. 一対の転送用MISFETと、一対の駆動用MISFETと、一対の負荷用 MISFETとでメモリセルを構成した完全CMOS型SRAMを有する半導体 記憶装置であって、

5

10

前記一対の転送用MISFET、前記一対の駆動用MISFET、および前記一対の負荷用MISFETのいずれかは、半導体基板の主面に垂直な方向に延在する積層構造体に形成されたソース、チャネル領域およびドレインと、前記積層構造体の側壁部にゲート絶縁膜を介して形成されたゲート電極とを有する縦型構造のMISFETで構成されていることを特徴とする半導体記憶装置。

- 2. 前記縦型構造のMISFETは、前記メモリセルを構成する他のMISFE Tの上部に形成されていることを特徴とする請求項1記載の半導体記憶装置。
- 3. 前記縦型構造のMISFETは、前記一対の負荷用MISFETであることを特徴とする請求項2記載の半導体記憶装置。
- 4. 前記縦型構造のMISFETは、前記一対の転送用MISFET、前記一対の駆動用MISFET、または前記一対の負荷用MISFETのうち、いずれか 1種のMISFETであることを特徴とする請求項1記載の半導体記憶装置。
  - 5. 前記縦型構造のMISFETは、前記一対の転送用MISFET、前記一対の駆動用MISFET、または前記一対の負荷用MISFETのうち、いずれか
- 20 2種のMISFETであることを特徴とする請求項1記載の半導体記憶装置。
  - 6. 前記縦型構造のMISFETは、前記一対の転送用MISFET、前記一対の駆動用MISFET、および前記一対の負荷用MISFETであることを特徴とする請求項1記載の半導体記憶装置。
- 7. 前記縦型MISFETのソースとチャネル領域との間、およびドレインとチャネル領域との間に、それぞれトンネル絶縁膜が介在していることを特徴とする 請求項1記載の半導体記憶装置。
  - 8. 前記縦型MISFETのチャネル領域の一部に1層または複数層のトンネル 絶縁膜が介在していることを特徴とする請求項1記載の半導体記憶装置。
  - 9. 一対の転送用MISFETと、一対の駆動用MISFETと、一対の負荷抵

抗素子とでメモリセルを構成した髙抵抗負荷型SRAMを有する半導体記憶装置であって、

前記一対の転送用MISFETおよび前記一対の駆動用MISFETのいずれかは、半導体基板の主面に垂直な方向に延在する積層構造体に形成されたソース、チャネル領域およびドレインと、前記積層構造体の側壁部にゲート絶縁膜を介して形成されたゲート電極とを有する縦型構造のMISFETで構成されていることを特徴とする半導体記憶装置。

5

10

25

- 10. 前記縦型構造のMISFETは、前記一対の転送用MISFETおよび前記一対の駆動用MISFETであることを特徴とする請求項9記載の半導体記憶装置。
- 11. 一対の転送用MISFETと、一対の駆動用MISFETと、一対のデプレッション型負荷用MISFETとでメモリセルを構成したデプレッション負荷型SRAMを有する半導体記憶装置であって、

前記一対の転送用MISFET、前記一対の駆動用MISFET、および前記 一対のデプレッション型負荷用MISFETのいずれかは、半導体基板の主面に 垂直な方向に延在する積層構造体に形成されたソース、チャネル領域およびドレ インと、前記積層構造体の側壁部にゲート絶縁膜を介して形成されたゲート電極 とを有する縦型構造のMISFETで構成されていることを特徴とする半導体記 憶装置。

- 20 12. 前記縦型構造のMISFETは、前記メモリセルを構成する他のMISF ETの上部に形成されていることを特徴とする請求項11記載の半導体記憶装置。
  - 13. 前記縦型構造のMISFETは、前記一対のデプレッション型負荷用MISFETであることを特徴とする請求項11または12記載の半導体記憶装置。
  - 14. 前記縦型構造のMISFETは、前記一対の転送用MISFET、前記一対の駆動用MISFET、または前記一対のデプレッション型負荷用MISFE
  - Tのうち、いずれか1種のMISFETであることを特徴とする請求項11記載の半導体記憶装置。
  - 15. 前記縦型構造のMISFETは、前記一対の転送用MISFET、前記一対の駆動用MISFET、または前記一対のデプレッション型負荷用MISFE

Tのうち、いずれか2種のMISFETであることを特徴とする請求項11記載の半導体記憶装置。

16. 前記縦型構造のMISFETは、前記一対の転送用MISFET、前記一対の駆動用MISFET、および前記一対のデプレッション型負荷用MISFE Tであることを特徴とする請求項11記載の半導体記憶装置。

5

10

17. 一対の転送用MISFETと、一対の駆動用MISFETとでメモリセルを構成したSRAMを有する半導体記憶装置であって、

前記一対の転送用MISFETは、半導体基板の主面に垂直な方向に延在する 積層構造体に形成されたソース、チャネル領域およびドレインと、前記積層構造 体の側壁部にゲート絶縁膜を介して形成されたゲート電極とを有する縦型構造の MISFETで構成されていることを特徴とする半導体記憶装置。

- 18. 前記一対の転送用MISFETは、前記一対の駆動用MISFETの上部 に形成されていることを特徴とする請求項17記載の半導体記憶装置。
- 19. nチャネル型MISFETとpチャネル型MISFETとからなるセンス アンプ回路を備えたDRAMを有する半導体記憶装置であって、前記センスアン プ回路を構成するMISFETの一部は、半導体基板の主面に垂直な方向に延在 する積層構造体に形成されたソース、チャネル領域およびドレインと、前記積層 構造体の側壁部にゲート絶縁膜を介して形成されたゲート電極とを有する縦型構 造のMISFETで構成されていることを特徴とする半導体記憶装置。
- 20 20. 前記DRAMのメモリセルは、前記半導体基板の内部に形成された1個の容量素子と、前記容量素子の上部に形成され、前記半導体基板の主面に垂直な方向に延在する積層構造体に形成されたソース、チャネル領域およびドレインと、前記積層構造体の側壁部にゲート絶縁膜を介して形成されたゲート電極とを有する1個の縦型構造のMISFETとで構成されていることを特徴とする請求項1 9記載の半導体記憶装置。
  - 21. 前記転送用MISFETは、pチャネル型MISFETで構成され、 前記駆動用MISFETは、nチャネル型MISFETで構成されることを特 徴とする請求項18記載の半導体記憶装置。
  - 22. 前記一対の転送用MISFETのゲート電極は、ワード線に電気的に接続

され、前記一対の駆動用MISFETは、半導体基板上に形成されることを特徴とする請求項17記載の半導体記憶装置。

23. ワード線と一対のビット線とメモリセルとを有する半導体記憶装置であって、

5 前記メモリセルは、第1および第2転送用pチャネル型MISFETと、第1 および第2駆動用nチャネル型MISFETとを有し、

前記第1および第2転送用pチャネル型MISFETは、前記1および第2駆動用nチャネル型MISFETの上部に形成され、

前記第1および第2転送用pチャネル型MISFETのそれぞれは、半導体基 10 板の主面に垂直な方向に延在する積層構造体に形成されたソース、チャネル領域 およびドレインと、前記積層構造体の側壁部にゲート絶縁膜を介して形成された ゲート電極とを有し、

前記第1および第2転送用pチャネル型MISFETのゲート電極は、前記ワード線に電気的に接続され、

15 前記第1転送用pチャネル型MISFETは、前記ソースおよびドレインの一方が前記一対のビット線の一方に電気的に接続され、前記ソースおよびドレインの他方が、前記第1駆動用nチャネル型MISFETのドレインおよび前記第2駆動用nチャネル型MISFETのゲート電極に電気的に接続され、

前記第2転送用pチャネル型MISFETは、前記ソースおよびドレインの一 20 方が前記一対のビット線の他方に電気的に接続され、前記ソースおよびドレイン の他方が、前記第2駆動用nチャネル型MISFETのドレインおよび前記第1 駆動用nチャネル型MISFETのゲート電極に電気的に接続されることを特徴とする半導体記憶装置。

24. 前記第1および第2駆動用nチャネル型MISFETは、半導体基板上に 25 形成されることを特徴とする請求項23記載の半導体記憶装置。

25. ワード線と一対のビット線とメモリセルとを有する半導体記憶装置であって、

前記メモリセルは、第1および第2転送用MISFETと、第1および第2駆動用nチャネル型MISFETとを有し、

前記メモリセルは、前記第1および第2転送用MISFETのリーク電流を負荷代わりに用い、

前記第1および第2転送用MISFETのそれぞれを縦型構造のpチャネル型 MISFETで構成し、

5 前記縦型構造のpチャネル型MISFETは、半導体基板の主面に垂直な方向 に延在する積層構造体に形成されたソース、チャネル領域およびドレインと、前 記積層構造体の側壁部にゲート絶縁膜を介して形成されたゲート電極とを有し、

前記第1転送用MISFETは、前記ソースおよびドレインの一方が前記一対のビット線の一方に電気的に接続され、前記ソースおよびドレインの他方が、前記第1駆動用nチャネル型MISFETのドレインおよび前記第2駆動用nチャネル型MISFETのゲート電極に電気的に接続され、

10

15

前記第2転送用MISFETは、前記ソースおよびドレインの一方が前記一対のビット線の他方に電気的に接続され、前記ソースおよびドレインの他方が、前記第2駆動用nチャネル型MISFETのドレインおよび前記第1駆動用nチャネル型MISFETのゲート電極に電気的に接続され、

前記第1および第2転送用MISFETのゲート電極は、前記ワード線に電気的に接続されることを特徴とする半導体記憶装置。

- 26. 前記第1および第2駆動用nチャネル型MISFETは、半導体基板上に 形成され、
- 20 前記第1および第2転送用MISFETは、前記第1および第2駆動用nチャネル型MISFETの上部に形成されることを特徴とする請求項25記載の半導体記憶装置。
  - 27. ワード線と一対のビット線とメモリセルとを有する半導体記憶装置であって、
- 25 前記メモリセルは、第1および第2転送用MISFETと、第1および第2駆動用MISFETとを有し、

前記第1および第2転送用MISFETは、前記第1および第2駆動用MISFETの上部に形成され、

前記第1および第2転送用MISFETのそれぞれは、半導体基板の主面に垂

直な方向に延在する積層構造体に形成されたソース、チャネルおよびドレイン領域と、前記積層構造体の側壁部にゲート絶縁膜を介して形成されたゲート電極とを有し、

前記第1および第2転送用MISFETのゲート電極は、前記ワード線に電気 5 的に接続され、

前記第1転送用MISFETは、ソースおよびドレイン領域の内の一方が前記一対のビット線の内の一方に電気的に接続され、前記ソースおよびドレイン領域の内の他方が前記第1駆動用MISFETのドレイン領域および前記第2駆動用MISFETのゲート電極に電気的に接続され、

- 10 前記第2転送用MISFETは、ソースおよびドレイン領域の内の一方が前記 ー対のビット線の内の他方に電気的に接続され、前記ソースおよびドレイン領域 の内の他方が前記第2駆動用MISFETのドレイン領域および前記第1駆動用 MISFETのゲート電極に電気的に接続されることを特徴とする半導体記憶装置。
- 15 28. 前記第1および第2駆動用MISFETは、前記半導体基板上に形成されることを特徴とする請求項27記載の半導体記憶装置。
  - 29. 第1および第2縦型MISFETと第1および第2駆動用MISFETとを有するメモリセルを具備し、

前記第1および第2縦型MISFETは、前記第1および第2駆動用MISF 20 ETの上部に形成され、

前記第1および第2縦型MISFETのそれぞれは、半導体基板の主面に垂直な方向に延在する積層構造体に形成されたソース、チャネルおよびドレイン領域と、前記積層構造体の側壁部にゲート絶縁膜を介して形成されたゲート電極とを有し、

25 前記第1および第2縦型MISFETのゲート電極は、ワード線に電気的に接続され、

前記第1縦型MISFETのソースおよびドレイン領域の内の一方が前記第1 駆動用MISFETのドレイン領域に電気的に接続され、

前記第2縦型MISFETのソースおよびドレイン領域の内の一方が前記第2

駆動用MISFETのドレイン領域に電気的に接続される半導体記憶装置の製造 方法であって、

- (a) 半導体基板に第1および第2駆動用MISFETを形成する工程と、
- (b) 前記第1および第2駆動用MISFETを覆うように第1絶縁膜を形成する工程と、

5


10


25


- (c) 前記第1絶縁膜上に、前記第1縦型MISFETのソース、チャネルおよびドレイン領域が構成され、前記半導体基板の主面に垂直な方向に延在する第1 積層構造体と、前記第2縦型MISFETのソース、チャネルおよびドレイン領域が構成され、前記半導体基板の主面に垂直な方向に延在する第2積層構造体を形成する工程と、
- (d) 前記第1積層構造体および第1積層構造体を覆うように第2絶縁膜を形成する工程と、
- (e) 前記第2絶縁膜を研磨してその表面を平坦化する工程と、
- (f) 平坦化された前記第2絶縁膜に、少なくとも前記第1および第2積層構造 15 体のチャネル領域の深さまで溝を形成し、前記溝に前記第1および第2縦型MI SFETのゲート電極に電気的に接続されるワード線を形成する工程と、 を有することを特徴とする半導体記憶装置の製造方法。
- 30. 前記第1縦型MISFETは、ソースおよびドレイン領域の内の一方が前記一対のビット線の内の一方に電気的に接続され、前記ソースおよびドレイン領域の内の他方が前記第1駆動用MISFETのドレイン領域および前記第2駆動用MISFETのゲート電極に電気的に接続され、

前記第2縦型MISFETは、ソースおよびドレイン領域の内の一方が前記一対のビット線の内の他方に電気的に接続され、前記ソースおよびドレイン領域の内の他方が前記第2駆動用MISFETのドレイン領域および前記第1駆動用MISFETのゲート電極に電気的に接続されることを特徴とする請求項29記載の半導体記憶装置の製造方法。


**2** 1
















**Ø** 6







図 7




**2** 8




**Ø** 9




**2** 10




# **2** 1.1



**2** 12




### **2** 13




**Z** 14


MN4




#### 図 15



**2** 16




**2** 17




**2** 18

MN1 MN4




**Z** 19


MN4




· 🗵 20




**Z** 21




**Z** 22





**Z** 23




**Z** 24

















**29** 




**2** 30







**2** 32




**33** 







**Ø** 35




**36** 








**38** 





**Ø** 39





























**Z** 49









図 51




•

**3** 52










**Z** 55



**Ø** 56







図 57




**Ø** 58



**Ø** 59



**Z** 60



**Z** 61







図 62




**2** 63




**2** 64




**Ø** 65




**Ø** 66




**Ø** 67




**2** 68





**2** 69








**2** 71








































BL11

BL12

BL14

χ SS SA g X 81.04 BI,0 BL02 B1.03 73/73

84 X

WO 03/019663

## INTERNATIONAL SEARCH REPORT

International application No. PCT/JP02/05613

. 61.46	CITICA PROVI OR ALIDIDONA A ARTES		·				
	SIFICATION OF SUBJECT MATTER .Cl <sup>7</sup> H01L27/11, H01L27/108, H0	lL21/8244, H01L21/8242					
According to International Patent Classification (IPC) or to both national classification and IPC							
B. FIEL	DS SEARCHED						
Minimum	documentation searched (classification system followed	by classification symbols)	<del></del>				
Int	Int.Cl <sup>7</sup> H01L27/11, H01L27/108, H01L21/8244, H01L21/8242						
Document	ation searched other than minimum documentation to the	e extent that such documents are included	in the fields searched				
Jits	suyo Shinan Koho 1922-1996 ii Jitsuyo Shinan Koho 1971-2002		1994-2002				
Electronic	data base consulted during the international search (nam	ne of data base and, where practicable, sea	rch terms used)				
	Electronic data base consumed during the international scales (name of data base and, where practicable, scales terms used)						
	JMENTS CONSIDERED TO BE RELEVANT						
Category*	Citation of document, with indication, where ap	propriate, of the relevant passages	Relevant to claim No.				
X Y	US 5198683 A (Motorola, Inc.), 30 March, 1993 (30.03.93), Column 4, line 36 to column 7, line 50 & JP 5-167040 A		1-4 5,6,9,10				
X Y	JP 9-232447 A (NEC Corp.), 05 September, 1997 (05.09.97)		1-4 5,6,9,10				
X Furt	Column 5, line 43 to column 8 (Family: none)  mer documents are listed in the continuation of Box C.	See patent family annex.					
		<u>-</u>					
	al categories of cited documents: ment defining the general state of the art which is not	"T" later document published after the inte priority date and not in conflict with the					
consid	ered to be of particular relevance	understand the principle or theory und	erlying the invention				
date	r document but published on or after the international filing then twhich may throw doubts on priority claim(s) or which is	"X" document of particular relevance; the considered novel or cannot be conside step when the document is taken alone	red to involve an inventive				
cited	o establish the publication date of another citation or other	"Y" document of particular relevance; the o	claimed invention cannot be				
	I reason (as specified) nent referring to an oral disclosure, use, exhibition or other	considered to involve an inventive step combined with one or more other such					
means  "P" document published prior to the international filing date but later than the priority date claimed		combination being obvious to a person "&" document member of the same patent is	skilled in the art				
	actual completion of the international search	Date of mailing of the international search	ch report				
10 \$	September, 2002 (10.09.02)	01 October, 2002 (0	1.10.02)				
Name and	nailing address of the ISA/	Authorized officer					
Japa	nnese Patent Office						
Facsimile No.		Telephone No.					

Form PCT/ISA/210 (second sheet) (July 1998)

## INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP02/05613

_	FC1/5.	P02/05613
C (Continua	ation). DOCUMENTS CONSIDERED TO BE RELEVANT	
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No
X Y	US 5670803 A (International Business Machines Corp.), 23 September, 1997 (23.09.97), Full text & JP 8-241931 A Full text & KR 188623 B	17,18 5,6,9,10
Х У	JP 1-265558 A (Sony Corp.), 23 October, 1989 (23.10.89), Page 2, upper right column, line 12 to page 3, lower right column, line 7 (Family: none)	17,18 5,6,9,10
A	JP 2001-28443 A (Hitachi, Ltd.), 30 January, 2001 (30.01.01), Column 14, line 50 to column 15, line 33 & WO 00/70683 A	7,8
Y X A	US 5994735 A (Mitsubishi Denki Kabushiki Kaisha), 30 November, 1999 (30.11.99), Column 38, line 6 to column 41, line 55; column 42, line 36 to column 44, line 28 & US 6127209 A & JP 7-99311 A Column 57, line 12 to column 62, line 18; column 63, line 11 to column 65, line 30	19,20,25,26 1-6,23,24, 27,28 29,30
Y A	US 5627390 A (Mitsubishi Denki Kabushiki Kaisha), 06 May, 1997 (06.05.97), Column 14, line 8 to column 15, line 29; Fig. 16 & JP 7-321228 A & DE 4443968 A & US 5780888 A & US 6150688 A & KR 200222 B	19,20 29,30
Y	JP 6-104405 A (Toshiba Corp.), 15 April, 1994 (15.04.94), Claims 1, 2 (Family: none)	25,26
A	Shigeyoshi WATANABE et al., A Novel Circuit Technology with Surrounding Gate Transistors(SGT's) for Ultra High Density DREAM's. IEEE Journal of Solid-State Circuits, Vol.30, No.9, 1995.09, pages 960 to 971, full text	1-30
	SA/210 (continuation of second sheet) (July 1998)	·

Form PCT/ISA/210 (continuation of second sheet) (July 1998)

## INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP02/05613

	Observations where certain claims were found unsearchable (Continuation of item 1 of first sheet)
This inte	ernational search report has not been established in respect of certain claims under Article 17(2)(a) for the following reasons:
1.	Claims Nos.:
	because they relate to subject matter not required to be searched by this Authority, namely:
2.	Claims Nos.:
	because they relate to parts of the international application that do not comply with the prescribed requirements to such an extent that no meaningful international search can be carried out, specifically:
3.	Claims Nos.:
	because they are dependent claims and are not drafted in accordance with the second and third sentences of Rule 6.4(a).
Box II	Observations where unity of invention is lacking (Continuation of item 2 of first sheet)
This Inte	ernational Searching Authority found multiple inventions in this international application, as follows:
The	e inventions of claim 1-18, 21-30 relate to an SRAM.
111	e inventions of 19, 20 relate to an SRAM.
1.	As all required additional search fees were timely paid by the applicant, this international search report covers all searchable
	claims.
2. X	As all searchable claims could be searched without effort justifying an additional fee, this Authority did not invite payment
دا ۳	of any additional fee.
3.	As only some of the required additional search fees were timely paid by the applicant, this international search report covers
	only those claims for which fees were paid, specifically claims Nos.:
4.	No required additional search fees were timely paid by the applicant. Consequently, this international search report is
	restricted to the invention first mentioned in the claims; it is covered by claims Nos.:
Remark	on Protest The additional search fees were accompanied by the applicant's protest.
	No protest accompanied the payment of additional search fees.
-	

国際出願番号 PCT/JP02/05613

Α. 発明の属する分野の分類(国際特許分類(IPC)) Int. Cl' H01L 27/11, H01L 27/108, H01L 21/8244, H01L 21/8242 調査を行った分野 調査を行った最小限資料(国際特許分類(IPC)) Int. Cl H01L 27/11, H01L 27/108, H01L 21/8244, H01L 21/8242 最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2002年 1994-2002年 日本国登録実用新案公報 日本国実用新案登録公報 1996-2002年 国際調査で使用した電子データベース (データベースの名称、調査に使用した用語) 関連すると認められる文献 引用文献の 関連する カテゴリー\* 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示 請求の範囲の番号 X US 5198683 A (MOTOROLA, INC.) 1993.03.30 1-4 第4欄第36行-第7欄第50行 &JP 5-167040Y 5, 6, 9, 10 第7欄第11行-第10欄第23行 X JP 9-232447 A (日本電気株式会社) 1997.09.05 1 - 4第5欄第43行-第8欄第3行 Y (ファミリー無し) 5, 6, 9, 10 |\*| C欄の続きにも文献が列挙されている。 □ パテントファミリーに関する別紙を参照。 引用文献のカテゴリー の日の後に公表された文献 「A」特に関連のある文献ではなく、一般的技術水準を示す 「T」国際出願日又は優先日後に公表された文献であって もの 出願と矛盾するものではなく、発明の原理又は理論 「E」国際出願日前の出願または特許であるが、国際出願日 の理解のために引用するもの 以後に公表されたもの 「X」特に関連のある文献であって、当該文献のみで発明 「L」優先権主張に疑義を提起する文献又は他の文献の発行 の新規性又は進歩性がないと考えられるもの 日若しくは他の特別な理由を確立するために引用する 「Y」特に関連のある文献であって、当該文献と他の1以 文献 (理由を付す) 上の文献との、当業者にとって自明である組合せに 「O」ロ頭による開示、使用、展示等に言及する文献 よって進歩性がないと考えられるもの 「P」国際出願日前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献 国際調査を完了した日 国際調査報告の発送日 01.10.02 10.09.02 国際調査機関の名称及びあて先 特許庁審査官(権限のある職員) 4 M 9169 日本国特許庁(ISA/JP) 今井 拓也 郵便番号100-8915 東京都千代田区段が関三丁目4番3号 電話番号 03-3581-1101 内線 3462

C(続き).	関連すると認められる文献			
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号		
Х	US 5670803 A	17, 18		
Y	(INTERNATIONAL BUSINESS MACHINES CORPORATION) 1997.09.23 全文	5, 6, 9, 10		
	&JP 8-241931 A 全文	0, 0, 0, 10		
	&KR 188623 B			
X	JP 1-265558 A (ソニー株式会社) 1989.10.23 第2頁右上欄第12行-第3頁右下欄第7行	17, 18		
Y	(ファミリー無し)	5, 6, 9, 10		
Α	JP 2001-28443 A (株式会社日立製作所) 2001.01.30	7,8		
	第14欄第50行-第15欄第33行 &WO 00/70683 A			
	aws so, roods A			
Y	US 5994735 A (MITSUBISHI DENKI KABUSHIKI KAISHA)	19, 20, 25, 26		
	1999.11.30 第38欄第6行-第41欄第55行、	19, 20, 23, 20		
X	第42欄第36行-第44欄第28行 &US 6127209 A	1-6, 23, 24 27, 28		
	&JP 7-99311 A	21, 20		
A	第57欄第12行-第62欄第18行、 第63欄第11行-第65欄第30行	29, 30		
	(10 C EXIMITE OF TILL TEXMINE OF T			
Y	US 5627390 A (MITSUBISHI DENKI KABUSHIKI KAISHA)	19, 20		
1	1997. 05. 06 第14欄第8行一第15欄第29行、FIG. 16	19, 20		
A	&JP 7-321228 A &DE 4443968 A &DE 4447639 A	29, 30		
	&DE 4443968 A &DE 4447639 A &US 5780888 A &US 6150688 A			
	&KR 200222 B			
Y	JP 6-104405 A (株式会社東芝) 1994.04.15	25, 26		
	請求項1、請求項2 (ファミリー無し)			
		,		
A	Shigeyoshi WATANABE et al. A Novel Circuit Technology with	1-30		
	Surrounding Gate Transistors(SGT's) for Ultra High Density			
	DRAM's. IEEE Journal of Solid-State Circuits, Vol. 30, No. 9, 1995. 09, p. 960-971			
.	全文			
	·			

·	国際調査報告	国際出願番号	PCT/JP02/05613		
第Ⅰ櫚	請求の範囲の一部の調査ができないときの意見(第1ペーシ	ジの2の続き)			
法第8条第3項(PCT17条(2)(a))の規定により、この国際調査報告は次の理由により請求の範囲の一部について作					
成しなか	Pった。				
1.	請求の範囲は、この国際調査機関が つまり、	調査をすること	を要しない対象に係るものである。		
2. 🗌	請求の範囲 は、有意義な国際調査をない国際出願の部分に係るものである。つまり、	することができ	る程度まで所定の要件を満たしてい	`	
з. 🗌	請求の範囲 は、従属請求の範囲であ 従って記載されていない。	ってPCT規則	6.4(a) の第2文及び第3文の規定に	:	
第Ⅱ欄	発明の単一性が欠如しているときの意見(第1ページの3の	D続き)			
次に过	なべるようにこの国際出願に二以上の発明があるとこの国際制 では、この国際制 では、この国際制 では、この国際制 のは、この国際制 のは、この国際制 のは、この国際制 	周査機関は認めた	÷.		
請求 請求	さの範囲1-18、21-30は、SRAMに係っ さの範囲19、20は、DRAMに係る発明であっ	る発明である る。			
1.	出願人が必要な追加調査手数料をすべて期間内に納付したの の範囲について作成した。	つで、この国際調	周査報告は、すべての調査可能な請う	₹	
2. 🗱	追加調査手数料を要求するまでもなく、すべての調査可能な 加調査手数料の納付を求めなかった。	は請求の範囲につ	ついて調査することができたので、ネ	良	
3.	出願人が必要な追加調査手数料を一部のみしか期間内に納た付のあった次の請求の範囲のみについて作成した。	けしなかったので	で、この国際調査報告は、手数料の網	卉	
4.	出願人が必要な追加調査手数料を期間内に納付しなかったのされている発明に係る次の請求の範囲について作成した。	<b>)で、この国際</b> 額	周査報告は、請求の範囲の最初に記憶	鈛	
追加調査	<ul><li>(手数料の異識の申立てに関する注意)</li><li>追加調査手数料の納付と共に出願人から異議申立てがあっ</li><li>追加調査手数料の納付と共に出願人から異議申立てがなか</li></ul>				

様式PCT/ISA/210 (第1ページの続葉 (1)) (1998年7月)